

# Hybridný model procesov s nastaviteľným dopravným oneskorením

Mikuláš Alexík  
Peter Šulgan

Článok opisuje realizáciu hybridného modelu riadených procesov s nastaviteľnou štruktúrou a nastaviteľnými parametrami vrátane dopravného oneskorenia. Model pracuje v reálnom čase so vstupnou a výstupnou analógovou hodnotou, spracovávanou číslicovo v mikrokontroléri fy ATMEL. Autori návrhu používajú opisovaný model na overovanie algoritmov automatického riadenia, najmä algoritmov vhodných na kompenzáciu dopravného oneskorenia.


## Úvod

Riadenie procesov s dopravným oneskorením alebo s neminimálnou fázou je náročné na dosiahnutie dobrej kvality a stability regulačného pochodu. Pozornosť sa zameriava na kompenzáciu dopravného oneskorenia v súvislosti s aplikáciou riadiacich algoritmov na internete, keď medzi snímačom a algoritmom, resp. medzi algoritmom a regulačným orgánom dochádza k dopravnému oneskoreniu, spôsobenému prenosom na internete. Kvalitné overovanie riadiacich algoritmov vhodných pre procesy s dopravným oneskorením vyžaduje „nejaký“ analógový model riadeného procesu. Preto bol navrhnutý a realizovaný opisovaný hybridný model riadených procesov. V tomto modeli možno meniť rád oneskorenia modelu, štruktúru aj parametre vrátane dopravného oneskorenia. Parametre modelu môžu byť aj nelineárne. Hybridnosť modelu je v tom, že model pracuje v reálnom čase s analógovými vstupnými a výstupnými veličinami (-5 [V] až +5 [V]), pričom dynamika riadených procesov a dopravné oneskorenia sú realizované číslicovo mikrokontrolérom fy ATMEL.

Príspevok má päť častí, v ktorých sú opísané dôvody realizácie modelu, konštrukcia modelu, overenie činnosti modelu v reálnom čase, príklad z overovania algoritmu eDBd vhodného na riadenie procesov s dopravným oneskorením a záver.

## Dôvody realizácie hybridného modelu

Pri overovaní riadenia na analógovom modeli, pracujúcom v reálnom čase, treba aplikovať A/D a D/A prevodníky, výpočty potrebné pre riadiaci algoritmus sa realizujú paralelne tiež v reálnom čase. Pri tejto simulácii tzv. „hardware in loop“ (HIL) sa v procese merania prevodníkmi vyskytuje nepredikovateľný šum, ktorý je pri každom simulačnom experimente iný. Kvalitatívne rovnaká je situácia pri riadení reálneho procesu. Preto je kvalita overovania s riadiacim algoritmom s HIL vyššia ako pri číslicovej simulácii regulačného obvodu. Najlepšia kompenzácia dopravného oneskorenia, podľa literatúry, je pri aplikácii Smithovho prediktora v štruktúre regulátora. Aplikácia prediktora je však podmienená realizáciou modelu procesu a modelu dopravného oneskorenia. Rozdiely medzi modelom a reálnym procesom vrátane kvantovacieho šumu (v prípade dopravného oneskorenia) veľmi ovplyvňujú




Obr.1 Schéma prepájacích a ovládacích prvkov hybridného modelu riadených procesov

kvalitu regulačného pochodu. Tú ovplyvňuje aj oneskorenie pri výpočte riadiaceho algoritmu. Preto má význam pre procesy s dopravným oneskorením (najmä v prostredí internetu) overovanie riadiacich algoritmov na analógových modeloch v reálnom čase. Schéma prepájacích zdierok a ovládacích prvkov hybridného modelu je znázornená na obr. 1.


## Konštrukcia hybridného modelu

Hybridný model riadených procesov s dopravným oneskorením je realizovaný z analógových prvkov a mikrokontroléra. Analógovými prvkami (operačné zosilňovače, odpory, kondenzátory, potenciometre) sú realizované štyri sčítacie body a nastavovanie hodnôt poruchových veličín. Dynamika riadených procesov  $S_1, S_2, S_{1,2}, S_{2,1}$  a dopravné oneskorenia sú realizované mikrokontrolérom A/D a D/A prevodníkmi. Štruktúra mikrokontroléra je znázornená na obr. 2.

Počet vstupov A/D prevodníka a výstupov D/A prevodníka súvisí s počtom potrebných vstupov/výstupov. Ide o štyri riadené procesy a dopravné oneskorenie. Riadené procesy možno na vonkajšom paneli zapojiť aj ako jeden dvojrozmerný proces. Rád kapacitného oneskorenia riadených procesov je v rozsahu 1 až 9. Veľkosť dopravného oneskorenia je limitovaná veľkosťou pamäte a štruktúrou riadených procesov; pri overovaní nebola potrebná väčšia ako  $D = 20$  [s].




Obr.2 Štruktúra mikrokontroléra




Obr.3 Zadávanie parametrov spojitých prenosov

V každom intervale vzorkovania ( $T_0 = 10$  [ms]) je odmeraný signál vstupom do diferenciálnej rovnice, ktorej parametre boli v režime off line vypočítane pred začatím výpočtu na pripojenom PC v pomocnom programe znázornenom na obr. 3 a odoslané do mikrokontroléra. Možnosť realizácie procesov s premenlivými parametrami znamená výpočet parametrov diferenciálnej rovnice v každom intervale vzorkovania a súvisí aj s programovou realizáciou výpočtov.

Fotografia realizácie číslicovej časti hybridného modelu pred umiestnením do škatule reprezentujúcej celý model je znázornená na obr. 4., celý model je na obr. 5.



Obr.4 Číslicová časť hybridného modelu




Obr.5 Hybridný model riadených procesov s premenlivými parametrami a s dopravným oneskorením

### Overovanie činnosti modelu


Overovanie správnej činnosti laboratórneho modelu znamená overiť jeho činnosť v reálnom čase pre dynamiku riadených procesov aj pri riadení v reálnom čase. Pri dynamike riadených procesov sa porovnávali procesy podľa návrhu v [1]. Podrobnejšie overenie sa opisalo v [2]. Príklady overovania modelov riadených procesov bez dopravného oneskorenia aj s dopravným oneskorením sú na obr. 6 a obr. 7.

### Simulačné experimenty s algoritmom eDBd

Pri overovaní riadenia v reálnom čase bol ako model riadeného procesu už opísaný model a riadiaci algoritmus bol realizovaný v PC s A/D a D/A prevodníkmi alebo v laboratórnom modeli PLC, postavenom na rovnakom hardvéri ako už opísaný model procesov. Problematika algoritmov vhodných na dopravné oneskorenie je opísaná v [2]. V tomto príspevku je overovanie vykonané upraveným algoritmom eDBd, ktorého neupravená verzia je podrobnejšie komentovaná v [2]. Algoritmus eDBd bol odvodený a overovaný prvým autorom tohto príspevku a jeho upravená verzia je



Obr.6 Číslicová a HIL simulácia riadeného procesu



Obr.7 Prechodové charakteristiky procesov s dopravným oneskorením realizované na hybridnom modeli

popísaná vzťahmi (1) až (2). Odvodenie tohto algoritmu bolo komentované v plenárnej prednáške [2] a bude uverejnené v podrobnejšom príspevku.


$$u(k) = q_0 e(k) + q_1 e(k-1) + q_2 e(k-2) + q_3 e(k-3) + [p_1 u^o(k-d-1) + p_2 u^o(k-d-2) + p_3 u^o(k-d-3)] - [q_{d1} u_d^o(k-1) + q_{d2} u_d^o(k-2) + q_{d3} u_d^o(k-3)] \quad (1)$$

$$\text{if } u(k) > u_{\max} \text{ then } u^o(k) = u_{\max} \quad q_{di} = q_i / q_0$$

$$\text{if } u(k) < u_{\min} \text{ then } u^o(k) = u_{\min}$$

$$u_d^o(k-i) - [u(k-i) - u^o(k-i)] \quad u^o(k) - D/A \text{ limitation} \quad (2)$$

Príklad simulačného experimentu s algoritmom eDBd realizovanom v reálnom čase s opisovaným hybridným modelom je znázornený na obr. 8.



Obr.8 Regulačné pochody procesov s dopravným oneskorením realizované na hybridnom modeli

nený na obr. 8. Z tohto obrázka je zrejme, že pre proces s dopravným oneskorením bola dosiahnutá „rovnaká“ kvalita regulačného pochodu ako pre proces bez dopravného oneskorenia. Podstatne kvalitnejšia kompenzácia poruchovej veličiny dosiahnutá pri jej meraní (resp. špeciálnej verzii pozorovateľa poruchy) bola čiastočne vysvetlená v [2] a bude podrobnejšie komentovaná v podrobnejšom príspevku.

### Záver

Hlavný význam hybridného modelu riadených procesov s dopravným oneskorením je v tom, že umožňuje overovať riadiace algoritmy takýchto procesov v reálnom čase. Návrh novej modifikácie algoritmu je vždy spojený s jeho overovaním. Nové modifikácie algoritmov podľa skúseností autorov vznikajú v interakcii teoretického uvažovania a praktického overovania. Preto majú takéto modely značný význam aj vo vyučovacom procese.

*Tento príspevok bol vypracovaný s podporou projektu VEGA 1/9274/02 Modelling the Human Operator by Human/Vehicle Interaction.*

### Literatúra

[1] ASTROM, K. J., HAGLUND, T.: PID Controllers. 2nd Edition. Instrument Society of America, Research Triangle Park, North Carolina, 1995.

[2] ALEXÍK, M.: Algorithm eDBd Suitable to Control Time Delayed Processes. In: Proceedings the 6th International Scientific – Technical Conference „Process Control 2004. 8 – 11 June 2004, Kouty nad Děsnou, Czech Republic, CD Rom, proceeding R277a. University of Pardubice, 2004.

**prof. Ing. Mikuláš Alexík, CSc.**

**FRI-KTK, ŽU v Žiline, Veľký diel, 010 26 Žilina**  
**e-mail: alexik@frtk.fri.utc.sk**

**Ing. Peter Šulgan**

**e-mail: sulgan@telnet.sk**

48